10

11月

2010

インキュベーション・アライアンスと大分大、炭素シート直接合成を勝手に解説

インキュベーション・アライアンス グラフェンを”花”状にCVDで合成  

 


インキュベーション・アライアンス グラフェンを”花”状にCVDで合成  
理系・テクノロジー / 2010年11月10日
勝手に解説しちゃいます。
グラフェンを合成するのに、
CVDを使うって面白いね。薄く基板の上に作るのは分かる。


それを高速に究めていったら、花状にいわば、デンドライト析出っていうめっきの状態を
CVDでグラフェン析出で実現したわけ。


デンドライドってめっきの失敗タイプのひとつで、
ぎざぎざ、花状に金属がめっきされること。


リチウムのめっき(電解)でよく起こるんです。


銅でも1cm2あたり1Aぐらい流すと高速めっきできるですが、
普通は、表面がぎざぎざして綺麗なめっきじゃなくなります。


それを逆手に取ったのが、
今回のグラフェンの花状析出。


高速にしていくと、自然と花状になるんだけど、
うまくCVDの雰囲気(ガス)の成分や圧力や温度を工夫すると
高速析出がスムーズにいくんですね。
これに、有機溶媒に溶かして
コーティング剤にしてシリコンとかタッチパネルの基板に塗るわけです。


でもね、やっぱり、直接基板に析出して、
コーティングなしで、膜が出来たほうがいいような気もする。


基板をアクチュエーターで揺らしながらグラフェンを析出させてみたら、


きっと綺麗なグラフェン膜ができると。


先述のイーメックスの記事から思いました。
 
インキュベーション・アライアンス(神戸市中央区、村松一生社長、078・222・1167)と大分大学の豊田昌宏教授は、シート状の炭素材料グラフェンを基板や触媒を用いずに直接合成する技術を開発した。


続きを読む 0 コメント

08

10月

2010

ご訪問ありがとうございます

祝 ノーベル物理学賞 グラフェンの作り方

続きを読む 0 コメント

グラフェンと絶縁層の密着性の向上@MOS-FET

はてなの中のブログによれば、

グラフェンと絶縁層の密着性が悪いらしい。


http://d.hatena.ne.jp/ttrr/20100610/1276192318


密着性の向上を考える。

1)チタン、タンタル、MgOなどの密着層をつくる
ねっちこい金属がいいのだが、ビスマスでは、
融点低すぎで心配。

グラフェンをどうやって作るかにもよるんですが、

UVを照射しながら、

基板の触媒なしにつくるなら余計に密着は大事でしょう。


2)溶液に混ぜてグラフェンを塗布して形成する場合

溶液に有機系の接着成分を混ぜておく。

3)絶縁層を非平滑にする。
ナノメータークラスのでこぼこを絶縁層に作っておけば
アンカー効果(単に、表面積が増えて引っかかりやすくなる)で
接着性が向上できる。


4)グラフェンを純粋なカーボンだけでなく、
微量な添加剤を混ぜて作って、

その元素と下地絶縁層との密着性をあげる。

以上のような改善策が
考えられる

グラフェンとは、

グラフェン (graphene) とは、1原子の厚さのsp2結合炭素原子のシート。炭素原子とその結合からできた蜂の巣のような六角形格子構造をとっている。名称の由来はグラファイト (GRAPHITE) と「ENE」から。グラファイト自体もグラフェンシートが多数積み重なってできている。

グラフェンの炭素間結合距離は約0.142nm。炭素同素体(グラファイト、カーボンナノチューブフラーレンなど)の基本的な構造である。無限に大きな芳香族分子とみなすこともでき、平面的な多環芳香族炭化水素の極限がグラフェンである。

 

wikiより。

 

 

グラフェンの作り方を解説




世界初!大基板全面にグラフェントランジスタを低温で直接形成する技術を開発低電圧・低消費電力の次世代トランジスタの実用化に大きく前進



勝手に解説しちゃいまーす。。。。

富士通さんが、グラフェンを半導体に応用させる方法を公開してくれたので
フォローしたいと思います。

グラフェンはカーボンを極限まで薄くしたもので、
作り方はもともとは鉛筆の芯をセロハンテープで剥離して作るというローテクでしたが、
物理性質がすばらしいので
作成法が開発競争されています。

なかでも、転写法という聞きなれない方法が
あるんですが、

やってることは単純で、炭をまとめて層状に作っておいたものを
溶液に溶かします。
その溶液をコーティングすると
あら、不思議。。。

層状のカーボンすなわち、グラフェンが上手く並んでるじゃないか。って
作り方です。

もちろん、うまく並ぶかどうかは疑問で、
重なったり、まばらだったりでグラフェン膜として、
半導体業界で使うには、素朴すぎるわけです。

半導体は基板が年々大きくなっていくからね。
そんな作り方では歩留まり悪くって困るなあと思ったわけですよ。

そこで、半導体業界でもおなじみのCVD法(化学気相堆積法)の出番さ。


ガスをチャンバーに流して熱した基板上にグラフェンを作りたいわけです。

ここで熱してある基盤の温度が大事。

1000度でグラフェンができても、他の半導体部品が
焼ききれちゃうわけですわ。


強誘電体メモリのときにも散々、低温形成って騒がれて、

結構、低温では出来たんだけど、その
強誘電体が、なぜか耐久性がなくて困ったってことが10年ほどまえに
ありました。


耐久性がその強誘電体に電圧をかけるとリーク電流が大きすぎるってことや
製造方法の過程で壊れてしまうってことで、

今回のグラフェンでも同様の心配がまだ残っているわけです。

今回のグラフェンの低温形成は鉄を触媒に使ってることがポイントかと思われますが、

触媒能だけなら鉄が必ずしも一番じゃないような気がします。

ただ、使い勝手がよかったこと、耐熱性がよかったこと、あとから溶かしやすい事が
鉄を使うメリットなんでしょうか。

一旦、鉄の上にグラフェンを作って、その鉄を溶かして
下地にハフニウムを物理堆積法で作るだなんて、

物理屋さんの臭いが強すぎでしょ。
理論的には出来ても
量産体制に入って、そんな製造法がまともに機能するとはおもえないなあ。

ただ、一番大事なのが、得られたグラフェンの性能だな。
強誘電体メモリのときの教訓からいうと、

つぎは、
耐還元性をもったグラフェン層の改質


がメインテーマになりそうだな。


株式会社富士通研究所(注1)は、次世代トランジスタの材料として期待されるナノメートルサイズの炭素材料(ナノカーボン)の1つであるグラフェン(注2)を、一般的な半導体製造プロセスである化学気相成長法(以下、CVD法)(注3)を用いて絶縁基板上に低温で直接形成する技術を開発し、大基板の全面にトランジスタを形成することに世界で初めて成功しました。さらに、従来のグラフェンの形成温度が800~1,000℃であるのに比べ、形成温度を650℃と大幅に引き下げたことにより、さまざまな絶縁基板上に直接グラフェントランジスタを形成することが可能となります。

グラフェンは高い電子・ホール移動度を持ち、低電圧・低消費電力で動作する次世代トランジスタの材料として期待されています。本技術の開発により、グラフェントランジスタの実用化に向けて大きく前進しました。

本技術の詳細は、11月30日(月曜日)から米国・ボストンで開催される国際会議「Materials Research Society 2009 Fall Meeting」(MRS 2009 Fall Meeting)で発表いたします。

背景
従来の課題
剥離・転写法

CVD・転写法

SiC(注4)表面熱分解法

半導体であるSiC基板を1,200℃程度以上の高温で熱処理し、SiC基板表面にグラフェンを形成する方法。

金属触媒を利用するCVD法は、任意の基板上にグラフェンを形成できる有力な方法です。

しかし、導体である金属上ではトランジスタの形成ができないため、

従来は別の基板に形成したグラフェンを絶縁基板に転写することによってトランジスタの形成が行われてきました。この方法では薄い膜であるグラフェンにシワがよりやすく、現在主流となっている直径300mmのウエハーのような大基板への適用が容易ではありません。実用化のためには基板サイズに関わらず一様にトランジスタを形成できる技術が課題となっていました。

また、通常は800℃以上の温度でグラフェンを形成するため、利用できる基板の種類が限られてしまうという課題もありました。

新技術の概要
富士通研究所は、世界で初めて、650℃と低い温度で絶縁基板上にグラフェンをCVD形成し、グラフェントランジスタを基板全面に直接形成する技術を開発しました。




触媒である鉄膜を酸化膜付きシリコン基板上に堆積し、

アセチレンを原料とした熱CVD法により、

その鉄膜上に厚みを制御してグラフェンを形成する技術を開発しました。

 

以上


注釈


  注1
株式会社富士通研究所:


代表取締役社長 村野和雄、本社 神奈川県川崎市。


  注2
グラフェン:


炭素原子が六角形の網の目状に並んだ構造で、グラファイトはこのグラフェンが積層したもの。


  注3
化学気相成長法:


Chemical Vapor
Deposition。反応容器内で原料ガスを熱などにより分解して基板上に薄膜や構造体を合成する方法。半導体デバイスの製造プロセスで一般的に使用されている。


  注4
SiC:


Silicon Carbide、炭化ケイ素。


  注5
フォトリソグラフィープロセス:


感光性の材料を基板上に塗布し、パターンが形成されたマスクを通して紫外線などを基板に照射することにより、露光のされている部分、されていない部分のパターンを基板上に形成する方法。半導体デバイスの製造プロセスに不可欠。


  注6
原子層堆積法(ALD):


Atomic Layer
Deposition。2種類以上の原料ガスを交互に反応容器内に導入することにより、物質を1原子層ずつ制御性良く堆積する方法。極めて薄い絶縁膜の堆積などに使用される。


  注7
両極特性:


p型トランジスタ、n型トランジスタの両方の特性を併せ持つこと。





http://pr.fujitsu.com/jp/news/2009/11/27.html